感谢美国。

有时候你想想，历史真的挺会开玩笑的。
一家公司，被人掐着脖子，断粮断水断工具，按理说该倒下了。
结果六年后，它攒出了一套自己的"定律"，还在全球半导体会议上堂堂正正地讲给全世界听。

这事换哪个编剧来写都嫌离奇。

5月25日，国际电路与系统研讨会在上海开幕，华为半导体业务部总裁何庭波时隔七年重回公众视野，在主旨演讲里抛出了"韬定律"，也就是外界所说的"何式定律"。
这是中国企业第一次，在全球半导体领域提出指导产业发展的原创性原则。

从1965年摩尔定律，到1974年登纳德缩放定律，再到2018年黄氏定律，这条定律谱系的作者栏里，写的全是美国名字。
今年多了一个中国人。

消息出来，全球业界炸开了锅。
有人叫好，有人存疑，黄仁勋被问到看法时说了一句颇耐玩味的话：
"华为这个的确是个创新，但台积电3D封装已经领先了十年。"
夸了，也刺了，一句话两层意思，典型的英伟达风格。

徐直军随后接受了《半导体行业观察》的采访，把六年突围的内幕捋了个大概。

讲到最艰难的那段，他说的话很平静，但每个字都有分量。
2019年起，美国制裁一刀比一刀深，先是不让买美国芯片，后来连台积电的门都进不去，再后来，连凡是用到美国设备生产的芯片都被堵死了。
当年上海半导体圈子里，已经有一批公司在等着海思的人才散伙，好趁乱捞几个工程师回去。

就是在这个气氛里，任正非拍板成立了"莫邪"工作小组，专门死磕芯片制造的突围路径。
本来这个项目准备叫"干将"，后来想到何庭波是女的，改叫莫邪，借的是铸剑故事里那对搭档的寓意。
就是这么个藏在代号后面的小组，后来攒出了"何式定律"。

"何式定律"的核心思路，说起来其实不玄乎。

传统摩尔定律的路子，是把晶体管做得越来越小，用几何缩微来提升性能。
这条路走到3nm、2nm之后，问题来了，晶体管本身的开关速度已经快得不能更快，但连接这些晶体管的金属导线，因为截面积越缩越细，电阻反而指数级往上涨，电容也跟着变大，信号在线上跑的延迟，比晶体管自身的延迟还要长。
到了这步，继续微缩的边际收益已经越来越薄。

华为因为被堵死在先进工艺门外，没法走这条路，就被逼着换了个方向想，能不能从"时间"下手，把信号传输的延迟降下来，用这个来替代几何上的缩微。
这就是"韬定律"的本义，以τ（时间常数）的缩微，替代传统的几何尺寸缩微。
落到芯片上的具体手段，是"逻辑折叠"，这也是外界争议最多的地方。

很多人看到"折叠"两个字，第一反应是3D堆叠，业内做了好多年的东西，台积电那边确实已经做了十年，黄仁勋说的就是这个。

徐直军专门用白纸打了个比方，把这个混淆讲得很清楚。
堆叠是两张独立的纸摞在一起，各是各的；折叠是一张纸对折，上下两层本质上还是一个整体。
华为的逻辑折叠，是把两个芯片单元从设计阶段就当一个整体来规划，而不是先做好两块独立芯片再粘起来。
这样关键信号路径可以统一优化，电阻和电容表现都会更好，密度和性能的提升是同步的，不是互相妥协的结果。

华为预计，到2031年，基于韬定律路径的高端芯片，晶体管密度能达到等效1.4纳米制程的水平。
这个数字值不值得认真对待？
参考台积电和三星的路线图，1.4nm量产大约也在2028年到2030年之间，差距有多近，一目了然。

还有一件事值得多想一想。

"何式定律"里真正有意思的，未必是华为一家公司的突破，而是它所暗示的那条路，对整个中国半导体产业的意义。
以往中国芯片企业追赶国际巨头，基本靠两条腿，一是砸钱上先进工艺，二是挖台积电和三星的人。
这两条腿，一条被制裁截住了，一条越走越贵，2nm芯片的流片成本已经接近7.25亿美元，台积电2nm晶圆代工单价飙到3万美元一片，到了埃级工艺据说是4.5万美元。
这个成本，全球能承担的客户掰着手指数得清楚。

但如果"设计加封装协同"这条路真能走通，工艺节点不再是唯一的门槛，那中国半导体产业进场竞争的筹码，就不只是堆资金、买工艺那么单一了。
徐直军说得很直白，如果只盯着台积电那条路，可能一直追不上；
如果在国内现有工艺的基础上，靠时间缩微把三代工艺差距慢慢补上，说不定还有可能超越。

"说不定"三个字，用得小心，也用得诚实。

最后他说，要感谢美国：
"使得我们国家的半导体产业链能够真正成长起来，现在势头好得很，大家都认可了，都很支持。"
这句话听着是感谢，骨子里是一种冷静到近乎漠然的自省，带着点绕过去了之后才敢说出口的从容。

卡脖子卡出了一个定律，这剧情放在2019年，没人信。

但是在2026年，它却真的发生了。
某种程度上，这比任何芯片参数都要说明问题。