最近，华为“韬（τ）定律”横空出世，震惊全球！西方绞尽脑汁、挖空心思卡我们脖子，不卖给我们最先进的EUV光刻机，断供最先进制程的芯片。可让它们万万没想到的是，它们辛辛苦苦构建了几十年的技术壁垒竟被我国的一家民营公司以一己之力彻底摧毁，甚至直接改写了芯片设计的底层逻辑，完美绕过了它们的“马其诺防线”！那到底啥是华为韬定律呢？这几天我了解了大量关于韬定律的信息，发现“一个坏土豆”和“静思有我”两位老师说的最为简单且精辟，让我们这些技术小白一下子就明白了！所谓芯片，其实就是在硅片上排列上密密麻麻的晶体管，形成集成电路。而目前西方统统遵循的都是摩尔定律，晶体管是在硅片的二维平面上布置的。如果我们把硅片比作房子，晶体管比作桌子，那就像是在一间平房里布置桌子，桌子越小，布置的数量就越多。同样，晶体管越小，单位面积的硅片上就能容纳更多的晶体管，芯片性能也就越先进。但是，怎么才能把晶体管做小呢？那必须要先进的EUV光刻机和光刻胶，可是西方都不卖给我们。另外，这样做还有两个难题：1、晶体管不能无限变小下去，因为越小越难做，成本也越高。当晶体管尺寸小到 1-2 纳米时，仅相当于几个原子大小，这时材料性能就会发生质变，无法再继续缩小了。这就是目前摩尔定律的无解难题。2、晶体管越多，晶体管之间传输信号的延迟、发热以及功耗就越大。因为芯片核心的底层逻辑是：晶体管本身运算并没有什么损耗，它的损耗主要是来源于晶体管间的信号传输，所以信号传输距离就直接关系到损耗大小。但是，在传统二维芯片里，信号没有任何捷径可走，只能前后左右4个方向，在同一个平面内绕路前行。举个例子，一个晶体管就按2纳米算，就拿1平方毫米的硅片来说，那斜对角的两个晶体管，想传输信号就需要走2000000纳米的距离。这么长的距离，不管是信号延迟、发热还有功耗都非常厉害，这样它的性能就会大打折扣。所以，大家看明白了吧，如果我们继续走西方的老路：一是会被继续卡脖子，技术上很难实现；二是即便是实现了，也会同样遇到上面的两大难题，意义并不大。既然这样，那不如我们就干脆换个思路，换条路，这就是华为韬定律！它把原来的晶体管二维排布改成三维空间排布，也就是把平房变成了楼房，两层、三层、四层……需要几层就盖几层，这样所有的问题就都迎刃而解了！这叫逻辑折叠技术，摩尔定律的魔咒瞬间就被打破了，第一层晶体管排不下，那就在上面再建一层继续排，晶体管数量上限问题就这么轻松解决了。同时，信号传输损耗问题也解决了，晶体管和晶体管之间的相连变成了楼上楼下的关系，有很大一部分是可以垂直相连的，那距离就近多了，就相当于给芯片内部加装了无数条垂直的高速电梯。传输速度快了，用的时间就少了，损耗自然就小多了。所以华为韬定律还有一个专业叫法——用时间缩微代替几何缩微。好了，说了这么多，不知道我说清楚了没有？据说台积电到2028年能造出1.4纳米的芯片，而华为何庭波说，到2031年，华为也将生产出等同1.4纳米的芯片。以前，我们被别人卡脖子，只是能造出成熟制程的芯片（比如14纳米、28纳米），先进制程芯片想都别想，而现在，我们一下子就与世界上最先进的芯片只差3年时间了，这么巨大的进步，感觉似乎只是在一瞬之间。所以我敢断言，不久的将来，华为在芯片领域的成就必将像余承东说的那样——全世界遥遥领先！他人只能望尘莫及！(转)
